Процессор EnCore - EnCore Processor
В На бис семейство микропроцессоров настраиваемый и расширяемый реализация компактного 32-битного RISC архитектура набора команд - разработана PASTA Research Group на Школа информатики Эдинбургского университета. Ниже приведены ключевые особенности EnCore. микропроцессор семья:
- 5 этап трубопровод
- самая высокая рабочая частота в своем классе
- минимально возможное динамическое потребление энергии - 99% триггеров автоматически закрытый с использованием типичных инструментов синтеза
- большинство операций, не связанных с памятью, с задержкой в один цикл и не более одного слота задержки загрузки
- простая настройка архитектур кеша
- компактная базовая архитектура набора команд (ЭТО ), включая свободно смешанные 16-битные и 32-битные кодировки для максимальной плотности кода
- отсутствие накладных расходов на переключение между 16- и 32-битными кодировками инструкций
Все тестовые чипы EnCore названы в честь холмы в Эдинбурге; Calton, будучи самым маленьким, является первым из них. Секунда, Замок, назван в честь скалы, на которой построен Эдинбургский замок.
Энкор Калтон
Первая силиконовая реализация процессора EnCore - это тестовый чип под кодовым названием Calton, изготовленный в общий 130 нм CMOS процесс с использованием стандартного ASIC поток.
- 130 нм реализация процессора EnCore в базовой конфигурации расширена за счет баррель шифтер, множитель и полный набор из 32 универсальных регистры.
- Помимо процессора, содержит интерфейс шины и функции управления системой.
- Реализовано с 8 КБ с прямым отображением кэш инструкций и данных.
- Завершить система на кристалле занимает 1 мм2 кремния при использовании 75%.
- Потребляемая мощность на уровне чипа составляет 25 мВт при 250 МГц.
- Первые образцы кремния работают с частотой выше 375 МГц при типичном напряжении и температуре.
Замок EnCore
Вторая силиконовая реализация расширенного процессора EnCore - это тестовый чип под кодовым названием Castle, изготовленный в общий 90 нм CMOS процесс.
Чип Castle содержит расширенную версию процессора EnCore вместе с 4-полосным ассоциативным кэшем инструкций объемом 32 КБ и 4-канальным ассоциативным кэшем данных объемом 32 КБ. Он встроен в конструкцию «система на кристалле» (SoC), которая обеспечивает общий 32-битный интерфейс памяти, а также сигналы прерывания, синхронизации и сброса.
- 90 нм реализация основана на общих бесплатных литейных библиотеках и на стеке из 9 металлических слоев.
- Полная конструкция занимает 2,25 кв. Мм на матрице размером 1,875 x 1,875 мм. Это включает базовый ЦП, реконфигурируемый Настраиваемый ускоритель потока (CFA) логика расширения, два кэша по 32 КБ и внешние интерфейсы.
- Разработан для работы с напряжением ядра от 0,9 В до 1,1 В с сигналами ввода-вывода LVCMOS 2,5 В.
- Упакован в 68-контактный керамический LCC.
- Первые образцы кремния работают при 600 МГц.
- Потребляемая мощность на уровне чипа составляет 70 мВт на частоте 600 МГц в типичных условиях.
- Полный цикл проектирования, от RTL до GDSII, был выполнен Команда PASTA. Это было основано на внутреннем потоке проектирования с использованием Synopsys Design Compiler для топологического синтеза и IC Compiler для автоматизированного размещения и маршрутизации.
- Более 97% всех триггеров в конструкции автоматически синхронизируются во время логического синтеза.
- Проверки LVS и DRC выполнялись с помощью Caliber от Mentor Graphics.